# BEST AVAILABLE COPY

## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07-281897

(43) Date of publication of application: 27.10.1995

(51)Int.CI.

G06F 9/42

G06F 9/46

(21)Application number: 07-108056

(71)Applicant: HEWLETT PACKARD CO (HP)

HITACHI LTD

(22)Date of filing:

06.04.1995

(72)Inventor: AMERSON FREDERIC C

**ENGLISH ROBERT M** 

**GUPTA RAJIV** 

WATANABE HIROSHI

(30)Priority

Priority number: 94 223804

Priority date: 06.04.1994

Priority country: US

# (54) REGISTER ASSIGNMENT METHOD AND REGISTER FILE PORT ACCESS DEVICE

(57)Abstract:

PURPOSE: To reduce the amount of save and restore of a register at the time of a procedure call/return.

CONSTITUTION: Only registers of a truly required number of registers assigned from a register pool for each procedure by improving the register window system. This assignment is made by a called procedure itself independently of a caller procedure. When the registers in the register pool are used out, part of contents of the registers assigned already is saved in a memory to make an idle register.

#### **LEGAL STATUS**

[Date of request for examination]

19.03.2002

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

3529888

[Date of registration]

05.03.2004

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

#### (11)特許出願公開番号

# 特開平7-281897

(43)公開日 平成7年(1995)10月27日

(51) Int.Cl.<sup>6</sup>

識別記号 庁内整理番号

FΙ

技術表示箇所

最終頁に続く

G06F 9/42

330 R

9/46

3 1 3 B 7737-5B

#### 審査請求 未請求 請求項の数10 FD (全 15 頁)

(21)出顧番号	<b>特膜平7-108056</b>	(71) 出顧人	590000400
	·		ヒューレット・パッカード・カンパニー
(22)出顧日	平成7年(1995)4月6日		アメリカ合衆国カリフォルニア州パロアル
			ト ハノーバー・ストリート 3000
(31)優先権主張番号	223,804	(71)出顧人	000005108
(32)優先日	1994年4月6日		株式会社日立製作所
(33) 優先権主張国	米国 (US)		東京都千代田区神田駿河台四丁目 6番地
		(72)発明者	フレドリック・シー・アマーソン
			アメリカ合衆国カリフォルニア州サンタ・
			クララ、ヒルズデイル・アペニュー 451
			アパートメント・ナンパー・ピー
		(74)代理人	弁理士 上野 英夫

### (54) 【発明の名称】 レジスタ割当て方法及びレジスタファイルボートアクセス装置

#### (57)【要約】

【目的】プロシージャコール、リターンの際のレジスタ のセーブ、リストアの量を減らす。

【構成】レジスタウインドウ方式を改良して、レジスタプールからプロシージャ毎に真に必要な個数のレジスタだけを割り当てる。この割り当ては、呼び出されたプロシージャが呼出し元のプロシージャとは独立に自分で割り当てを行う。レジスタプール中のレジスタを使い切ったら、既に割り当てられているレジスタの内容の一部をメモリにセーブして、空きを作る。

#### 【特許請求の範囲】

【請求項1】物理レジスタセットを有するディジタルコンピュータにおいて、コンパイラの介在なしに動的にレジスタをプロシージャに割り当てる方法であって、

複数のスタックレジスタを有する論理レジスタスタック (58)を定義するステップと、

前記論理レジスタスタックを前記物理レジスタセット (図4A) にマッピングするためのオフセットを定義するためにローカルリローケション項(1rel)を初期 化するステップと、

第1のスタックポインタ値(TOL)を初期化することにより、第1のプロシージャにより指定された任意の個数のスタックレジスタ(62)をローカルレジスタとして第1のプロシージャ(A)に割り当てて、前記論理レジスタスタック内の前記ローカルレジスタ(62)を区切るステップと、

前記第1のプロシージャ実行の間のレジスタアクセス操作に関連して、前記論理リロケーション項(1 r e 1) に応答して各ローカルレジスタ論理アドレス(R、図5)を前記物理レジスタセット(r)にマッピングする 20 ステップを設けたことを特徴とするレジスタ割当て方法。

【請求項2】前記第1のスタックポインタ値(VOL) をストアして第2のスタックポインタ値(OTOL)を 形成するステップと、

前記第1のスタックポインタ値(TOL)をインクリメントすることにより、前記第1のプロシージャにより指定された任意の個数の追加のスタックレジスタ(64)をパラメータ引渡レジスタとして前記第1のプロシージャ(A)に割り当て、パラメータ引渡レジスタを含ませ 30 るようにするステップと、

呼び出されたプロシージャ(B)が参照するために、選択されたパラメータを前記割り当てられたパラメータ引渡レジスタ(64)にストアするステップであって、前記ストアするステップがパラメータ引渡レジスタを前記ローカルリロケーション項(図5)に応答して前記物理レジスタセットにマッピングするステップを含むようなステップを設けたことを特徴とする請求項1記載のレジスタ割当て方法。

【請求項3】第2のプロシージャ(B)を呼び出し、第1のプロシージャパラメータ引渡レジスタ(64)を有する初期ローカルレジスタ空間を前記第2のプロシージャに割り当て、これにより前記レジスタにストアされた前記選択されたパラメータを、メモリ参照なしに前記第2のプロシージャに利用可能にするステップと、

前記スタックポインタ値(TOL)をインクリメントすることにより、前記第2のプロシージャにより指定される任意の個数の追加のスタックレジスタをローカルレジスタ(66)として前記第2のプロシージャ(A)に割り当てて、前記第1プロシージャのローカルレジスタの50

内容をはじめにメモリにセーブすることなしに、前記第2のプロシージャのローカルレジスタ(66)を含ませるようにするステップと、、前記第2のプロシージャから復帰したとき、前記スタックポインタ値(TOL)をローカルレジスタ(66)の個数だけデクリメントすることにより前記ローカルレジスタを割り当て解除して、ローカルレジスタ内容をセーブ及び復元することなく前記第2のプロシージャを呼び出しまたそこから復帰するステップを設けたことを特徴とする請求項2記載のレジスタ割当て方法。

【請求項4】前記第2のプロシージャを呼び出したとき前記第1及び第2のスタックポインタ値(TOL, OTOL)をストアして、前記第2のプロシージャから復帰した際に参照するためのストアされた値(制御レジスタA)を形成するステップを設け、

ここにおいて、前記割り当て解除するステップが前記第 1及び第2のスタックポインタ値を前記ストアされた値 にリセットするステップを含むことを特徴とする請求項 3記載のレジスタ割当て方法。

【請求項5】追加のパラメータレジスタを前記第1のプロシージャに割り当てるステップを設け、

ここにおいて、前記ストアするステップが、前記第2の プロシージャからの復帰の際に参照するために前記追加 のパラメータレジスタにスタックポインタオフセット値 をストアするステップを含むことを特徴とする請求項 2,3または4記載のレジスタ割当て方法。

【請求項6】ローカル下限(BOL)ポインタ値を初期化して、現プロシージャに割り当てられた一連のスタックレジスタの一方の端を指示し、前記現プロシージャに割り当てられた一連のスタックレジスタの他方の端が前記第1のスタックポインタ値(TOL)により指示され、

ここにおいて、前記ローカルリロケーション項(1 r e 1)が、前記ローカル下限ポインタ値から予め定められた定数個のスタックレジスタを引いたものに等しいことを特徴とする請求項2,3または4記載のレジスタ割当て方法。

【請求項7】前記レジスタスタックを介してアクセス可能なソフトウエアスタックの深さを指示するために有効範囲下限ポインタ(BOV)を初期化するステップを含み、

ここで前記第1のスタックポインタ値(TOL)をインクリメントすることがモジューロ加算及びモジューロ物理レジスタ数を使用して行われ、それにより前記レジスタセットがリングとして管理されるようにし、更に、前記第1のスタックポインタのインクリメントが有効範囲下限ポインタ(BOV)値より大きい値を招くとき、レジスタオーバーフロー状態を指示するステップを含むことを特徴とする請求項2,3または4に記載の方法。

) 【請求項8】第1の循環レジスタポインタ値(BOR)

及び第2の循環レジスタポインタ値(TOR)を前記第1のスタックポインタ値(TOL)に初期化するステップと、

前記第2の循環レジスタポインタ値(TOR)及び前記第1のスタックポインタ値(TOL)を、前記呼び出されたプロシージャにより循環レジスタとして指定されたレジスタの任意の個数だけインクリメントすることにより、レジスタを呼び出されたプロシージャ(C, 図3F)に循環レジスタ(74)として割り当てるステップと、

前記呼び出されたプロシージャから復帰するに先立って、前記第2の循環レジスタポインタ値及び前記第1スタックポインタ値を循環レジスタの個数だけデクリメントすることにより、前記循環レジスタの割当てを解除するステップを設けたことを特徴とする請求項1記載のレジスタ割当て方法。

【請求項9】請求項1に記載の方法を実現するためのレジスタファイルポートをアクセスする物理アドレスを提供するためのレジスタファイルポートアクセス装置(140)において、

現プロシージャから仮想アドレス(R)を受け取る入力 手段(142)と、

前記仮想アドレス(R)を予め設定された定数と比較して、前記仮想アドレスがスタティックレジスタを指示するのかそれともスタックレジスタを指示するのかを判定する比較手段(150)と、

前記仮想アドレスをローカルリロケーション項(1 r e 1)に加算して、第1の物理アドレスを形成する手段(154)と、

前記仮想アドレス(R)と前記第1の物理アドレスの何 30 れか一方を選択し、選択されたアドレス(r)を前記レジスタファイルポートに結合するマルチプレクサ手段 (146)と、

前記マルチプレクサ手段に結合され、前記仮想アドレス (R) がスタックレジスタを指示している場合には前記 第1の物理アドスを選択し、前記仮想アドレスがスタティックレジスタを指示している場合には前記仮想アドレスを選択し、これによりスタックレジスタへの参照を前 記現プロシージャに割り当てられた物理レジスタアドレスに振り替える前制御手段 (152)を設けたことを特 40 徴とするレジスタファイルポートアクセス装置。

【請求項10】前記仮想アドレス(R)と第1及び第2 の循環レジスタポインタ値(BOR, TOR)とを比較 して、前記仮想アドレスが前記現プロシージャに循環レ ジスタとして割り当てられたレジスタを指示するかどう かを判定する比較手段(164, 166)と、

第1の物理レジスタを形成するために前記仮想アドレス (R)を第1の循環リロケーション項(rrel)に加 算する手段(170)と、

前記仮想アドレス (R) を第2の循環リロケーション項 50 示的には示されない0アドレス演算を提供する。RIS

(rrel#)に加算して、第2の物理レジスタを形成する手段(172)と、

前記第1及び第2の物理アドレスの何れか一方を選択し、選択されたアドレス(r)を前記レジスタファイルポートアドレス端子(144)に結合するマルチプレクサ手段(162)と、

前記マルチプレクサ手段(162)を制御して、前記仮想アドレス(R)が前記循環レジスタセット内での回り込み(wraparound)を起こさない場合には前記第1の物理アドスを選択させ、前記仮想アドレスが前記循環レジスタセット内で回り込みを起こす場合には前記第2の物理アドレスを選択させる制御手段(168,152)を設け、

前記第1の循環リロケーション項(rrel)は前記ローカルリロケーション項(lrel)に循環レジスタベース値(RRB)を加算した結果に等しく、前記第2の循環リロケーション項(rrel#)は前記ローカルリロケーション項(lrel)に前記循環レジスタベース値(RRB)から前記循環レジスタセットのサイズを差し引いたものを加算した結果に等しく、これにより前記循環レジスタセット内での前記回り込みを調整することを特徴とする請求項9記載のレジスタファイルポートアクセス装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は一般にディジタルコンピュータに関し、特にディジタルコンピュータのレジスタの管理に関する。

[0002]

【従来技術及びその問題点】ノイマン型ディジタルコン ピュータは操作中に種々の値を保持するためのレジスタ セットを備えている。レジスタセットの大きさは可変で ある。全てのノイマン型装置は少なくともプログラムカ ウンタ(PC)を備えている。一般に、オペランド及び 結果を保持するためのレジスタ ("演算レジスタ") も 備えている。RISC (縮小命令セットコンピュータ) マシンは、一般に、メモリへの書込み・メモリからの読 出しを行うがデータに対する操作は行わないロード(L OAD) 及びストア (STORE) 命令以外では、レジ スタからレジスタへの命令(メモリに直接アクセスする 命令から区別される) しか持っていない。RISCマシ ンは大きなレジスタセットを持つ傾向があり、例えば3 2個またはもっと多くにも達する。レジスタは、中間結 果、アドレスインデックス及びサブルーチンのような呼 び出し元と呼び出し先のプロシージャ間の引渡データ (パラメータ) を保持するために使用される。幾つかの プロセッサは汎用レジスタに加えて浮動小数点レジスタ を備えている。CISCアーキテクチャは、通常、評価 スタックを備えており、評価スタックはオペランドが明

5

Cは、通常、評価スタックを備えていない。コンパイラ は、RISCアーキテクチャにおいては、演算のためで はなく、通常はパラメータ引渡及びレジスタ内容の追出 し(register spills)のために、スタックをメモリ内に 保持する。殆どのアーキテクチャにおいて、プロシージ ャ呼び出しに当たってのレジスタのセーブと復元のオー バーヘッドは負担になる。このオーバーヘッドはメイン メモリ参照の5%から40%を占める。このオーバーへ ッドを減らすために、いくつかのバンクを設け、新たな バンクを各呼び出されたプロシージャに割り当てること が知られている。この技術はレジスタウインドウと称さ れる。J. Hennessy, D. Patterson著のComputer Architec ture — a Quantitative Approach (1990) Section 8. 7、を参照のこと。レジスタウインドウを使用すること により、これらのレジスタバンクつまり"ウインドウ" を、パラメータを引き渡すための共通エリアを提供する ためにオーバーラップさせる。レジスタはプロシージャ 呼出しに当たって変化しないグローバル(global)レジス タと、プロシージャ呼出しに当たって変化するローカル レジスタに分けられる。バッファが一杯になった後に、 プロシージャ呼び出しが行われたとき(ウインドウオー バフロー)、またはバッファが空になった後にプロシー ジャからの復帰が起こったとき(ウインドウアンダーフ ロー)、レジスタのブロックはメモリにセーブされる。 【0003】レジスタウインドウは、現在、サンマイク ロシステムのSPARC(登録商標)アーキテクチャで 実現されており、更にレジスタウインドウをリング構成 で操作することを開示している米国特許第5,159,680号 で説明されている。米国特許第5,233,691号は、バス競合 を起こさない時間にメモリにレジスタを予め書き込むこ とにより、オーバーフローによる書き込みを行う必要性 を減らすレジスタウインドウシステムを開示している。 オーバーラッピングウインドウを実現する髙性能レジス タファイルは米国特許第5,226,142号及び米国特許第5,2 26,128号に開示されており、米国特許第5,083,267号及び 米国特許第5,036,454号はループのために循環レジスタ を使用することを開示している。

【0004】レジスタウインドウのような従来技術のア ーキテクチャが有する1つの問題は、レジスタのバンク (すなわちレジスタウインドウ) のサイズが固定されて いることである。このサイズはプロシージャ毎に変化さ せることができない。その結果、プロシージャに割り当 てられたローカルレジスタエリア内の全てのレジスタが 実際にそのプロシージャにより使用されるわけではな く、逆に、多くの場合、プロシージャにそのプロシージ ャが必要とする十分なレジスタが割り当てられているわ けではない。これにより、メモリ参照が最適化されない ために、パフォーマンスの低下が引き起こされる。

【0005】レジスタウインドウの他の制限は、オーバ

る。この場合にも、その個数は実際に呼び出されるプロ シージャが必要とするパラメータの数を充分に上回るこ とがあり、一方ではレジスタの使用密度が減る。その 上、この固定されたオーバーラップにより、単一のプロ シージャ呼び出しに関して引渡されるパラメータの個数 が勝手に限定される。

6

【0006】循環レジスタ(rotating register)空間 は、あるデータを使用する操作が呼び出される何サイク ルか前にそのデータの準備を開始しそのデータが必要に なったときにはそれが使用可能になっているようにする ために、ソフトウエアのパイプライン化されたループに よって使用される。ソフトウエアのパイプライン化され たループ内で必要とされるレジスタの個数は、ループの 特性により変わる。もし、従来技術のように循環レジス タ空間のサイズが固定されているなら、大多数のループ を扱うために例えば64個のレジスタのような広大な空 間を割り当てなければならない。しかし、16個または それ以下のレジスタしか必要としない多くの小ループが あり、また64個よりも多くのレジスタを必要とする多 くの大ループがある。小ループの場合には、多くのレジ スタが不必要に割り当てられまた開放され、大ループの 場合には、レジスタの不足により処理速度が低下する。 【0007】上記事情に鑑み、従来技術のレジスタウイ ンドウのグループサイズが固定されているという枠組み に制約されない、レジスタの効率的な割り当て及び割り 当て解除方法を提供することが必要とされる。

[0008]

【目的】上記背景に鑑み、本発明の目的は、コンピュー タにおいて呼び出し及び復帰操作の平均速度を向上させ ることにある。他の目的は、プロセッサの処理において レジスタセーブ及び復元の回数を最小限にすることにあ る。他の目的は、呼び出されたプロシージャにより必要 とされる一時的なローカル記憶装置を効果的に割り当て ることにある。更に本発明の目的は、ルーチンの呼び出 し元、あるいは呼出し先が使用する記憶装置にかかわり なく十分なレジスタ記憶装置を割り当てることにある。 更に他の目的は、現在使われていないレジスタについて はセーブや復元を行わないことによって、効率を向上す ることにある。他の目的は、プロセッサ内で使用可能な 限定された個数のレジスタを割り当て及びセーブするこ とに関連するオーバーヘッドをへらすことにある。更に 他の目的は、プロシージャが必要とするならばレジスタ の全範囲をそのプロシージャにより利用できるようにす ることまで含む、呼び出されたプロシージャの要求を満 たすために、レジスタセットを動的に分割することにあ る。他の目的は、ソフトウエアのパイプラン化されたル ープのためにプロシージャが必要とするのと丁度同じ個 数の循環レジスタをそのプロシージャに割り当てること にある。他の目的は、レジスタの使用密度を増加させる ーラップレジスタの個数もまた固定されていることであ 50 ことにある。更に他の目的は、コンパイラの介入なしに

レジスタのセーブ及び復元を行うことにある。

#### [0009]

【概要】本発明の1つの側面は、物理レジスタをスタテ ィックレジスタとスタックレジスタに分割することにあ る。これにより、スタックレジスタがスタックをポイン ティングするベースレジスタまたはリロケーションレジ スタを介して間接的にアドレスできるようになる。プロ シージャ呼び出しの際にレジスタをセーブしプロシージ ャからの復帰の際にセーブされていたレジスタを復元す るようにプロシージャに要請する代わりに、本方法で は、全てのプロシージャが、その呼び出し元とは独立し た一組のレジスタをスタックから割り当てる(プロシー ジャからの復帰の際にはその様なレジスタの割当てを解 除してスタックへ戻す)ことができるようにする。もし そのような割り当てがスタックオーバーフローまたはア ンダーフローをもたらさないなら、メモリアクセスは不 要である。

【0010】もしハードウエアが十分大きなスタックを 実現するなら、呼び出されたプロシージャがローカルレ ジスタを直ちに入手できること、それがない場合にはレ ジスタのセーブ及び復元を必要とするメモリパイプが使 えること、及びメモリとのトラフィックが減少すること からもたらされるキャッシュ動作の改善により、システ ムスループット、資源利用及びプログラム実行時間の改 善が期待される。

【0011】プロシージャにより要求される(また、お そらくは必要な) レジスタの正確な個数がそのプロシー ジャに割り当てられる。もっと具体的には、本発明によ れば、各プロシージャ及び各ループには正確にそれら特 性に合う所要の個数のレジスタが割り当てられる。この 30 ようにして、レジスタは不必要に割り当てられることも なく不必要に保持/復帰されることもない。この特徴は レジスタの効果的な使用及び実行時間の短縮につなが る。

【0012】本発明はコンパイラの介入なしにディジタ ルコンピュータで動的にレジスタをプロシージャに割り 当てる方法を含む。この方法は以下のステップを含む: 複数のスタックレジスタを有する論理レジスタスタック を定義するステップ;ローカルリローケション項(loca I relocation term, "Irel"と称する)を初期化し て、前記論理レジスタスタックをコンピュータの前記物 理レジスタセットにマッピングするためのオフセットを 定義するステップ;第1のスタックポインタ値(TO L) を初期化することにより、第1のプロシージャによ り指定される任意の個数のスタックレジスタをローカル レジスタとして第1のプロシージャに割り当てて、前記 論理レジスタスタック内の前記ローカルレジスタの範囲 を区切るステップ:前記第1のプロシージャの実行の間 の間のレジスタアクセス操作について、各ローカルレジ

レジスタセットにマッピングするステップ。

【0013】第2のプロシージャを呼び出すための準備 にあたっては、この方法は以下のステップを要する;第 1のスタックポインタ値(TOL)を"以前のTOL" (OTOL)と称される第2のスタックポインタ値とし てストアするステップ;第1のスタックポインタ値(T OL) をインクリメントすることにより、第1のプロシ ージャにより指定された個数のスタックレジスタを第1 のプロシージャにパラメータ引渡レジスタとして追加し て割り当てて、パラメータ引渡レジスタを含めるように するステップ;呼び出されたプロシージャが参照するよ うに、割り当てられたパラメータ引渡レジスタ内に選択 されたパラメータをストアするステップ。我々はまた、 パラメータ引渡レジスタをローカルリロケーション項に 応じて物理レジスタセットにマッピングする。

【0014】第2のプロシージャを呼び出すに当たっ て、この方法は更に第1のプロシージャパラメータ引渡 レジスタを含む初期ローカルレジスタ空間を第2のプロ シージャに割り当てるステップを含む。このステップに より、これらのレジスタにストアされたパラメータを、 メモリを参照せずに第2のプロシージャから利用できる ようにする。第2のプロシージャが必要とする個数の追 加のスタックレジスタは、スタックポインタ値をインク リメントすることによりローカルレジスタとして第2の プロシージャに割り当てられる。この割り当ては、第1 のプロシージャのローカルレジスタ内容を先ずメモリに セーブするという操作を経ずに実行される。第2のプロ シージャからの復帰に当たっては、この方法では、スタ ックポインタ値をローカルレジスタの個数分デクリメン トすることにより、ローカルレジスタの割り当てを解除 する操作が行われる。このように、本発明には、ローカ ルレジスタ内容をセーブ及び復元することなしに第2の プロシージャを呼び出しまたそこから復帰することが含 まれる。

【0015】本発明の他の側面は、物理アドレスをレジ スタファイルポートに提供するレジスタファイルポート アクセス回路である。この回路は仮想アドレスを受け取 り、仮想アドレスをスタティックレジスタアドレス空間 と比較してこの仮想アドレスがスタティックレジスタア 40 ドレス空間内にあるか否かを提示する。もしスタティッ クレジスタアドレス空間内にあれば、この回路はこの仮 想アドレスを、対応レジスタにアクセスするための第1 の物理アドレスとしてレジスタファイルポートに結合す る。この回路には更に、受け取った仮想アドレスをロー カルリロケーション項と結合して第2の物理アドレスを 形成する回路と、仮想アドレスがスタティックレジスタ アドレス空間内になければ第2の物理アドレスをアドレ スとしてレジスタファイルポートに結合する手段も含ま れる。アクセス回路は、ローカルリロケーション項を仮 スタを前記ローカルリロケーション項に応じて前記物理 50 想アドレスと予め定められた物理レジスタの総数を法(m odulo)とするモジューロ加算を行うように構成される。 【0016】本発明の、上述した、またそれ以外の目的、特徴及び利点は、以下の図面を参照して進められる 好適な実施例の詳細な説明からもっと容易に明らかになるであろう。

#### [0017]

【実施例】図1はレジスタウインドウとして知られている、レジスタを割り当てる従来技術の方法を示す概念図である。以下において、参照番号は、図示されているアドレス空間モデルを参照するために使用される。図の参 10 照番号をレジスタ番号と混同してはいけない。ここでは、物理レジスタ番号を示すために小文字のrを使用し、論理または仮想レジスタスタック番号を示すために大文字のRを使用する。省略記法 "VR"は仮想レジスタを意味し、"PR"は物理レジスタを意味する。

【0018】図1において、番号n-1がついた第1の ウインドウには、グローバルレジスタ r 0 から r 9 及び ローカルレジスタR10からR31が割り当てられる。 新たなプロシージャが呼び出されると、別の一連のレジ スタがこの新たなプロシージャに割り当てられる。番号 20 1のウインドウを参照すると、レジスタ г 0 から г 9 は、グローバルであるので、そのままである。呼び出し の後、6個のレジスタが前段のウインドウにオーバーラ ップして、呼び出し側のレジスタR10からR15まで がレジスタR31からR26になる。10個のレジスタ はウインドウに含まれないので、各プロシージャからは 一度に32個のレジスタが見えていても、ウインドウ毎 に16個(32-10-6)の固有のレジスタがある。 オーバーラップしたレジスタはパラメータ引渡のために 使用される。同様に、ウインドウ番号n+1において、 呼出側のレジスタのR10からR15 (ウインドウn) は、呼び出し後、R31からR26となり、再び、6個 の重複レジスタが提供される。従来技術で述べたよう に、固定サイズでの分割を行うレジスタウインドウ技術 は、使用されないときでもセープされるレジスタを生成 する。

【0019】本発明は、個々のプロシージャが物理レジスタのプールからあるいはそこへの任意の個数(論理レジスタスタックの数により制限される)のレジスタの割り当て及び割り当て解除を必要に応じて実行できるようにすることにより、プロシージャインターフェースにおいてセーブされまた復元されるレジスタの個数を最小限にする。このプールの中のレジスタは、以下に述べる間接あるいはリロケーションポインタを介してアクセスされる。レジスタスタックはレジスタで利用可能なソフトウエアスタックの頂部として見ることができ、従って、容易にかつ速やかにアクセスされる。そのようなレジスタの"動的割り当て(dynamic allocation)"は、コンパイラにより予め定められているのではなく、呼び出されたプロシージャ自身により制御される。

【0020】本発明の一実施例では、128個の固定小数点及び128個の浮動小数点レジスタを設けてよい。 典型的なハードウエアレジスタファイルは、64個のス

10

タティックレジスタ及び64個の循環レジスタを有していてよい。レジスタファイルは独立した集積回路で実現してよいし、あるいはプロセッサデバイス上に実装してよい。物理レジスタファイル自体の実現の詳細は知られており、ここではあまり関係がない。本発明は固定小数

点レジスタと浮動小数点レジスタの一方または両方に等 しく適用可能である。説明の都合上、固定小数点レジス

しく適用可能である。説明の都台上、固定小数点レシス タに適用するものとして本発明を説明する。以下の説明 では、次に示す用語を使用する。

【0021】物理レジスタ(PR):システムアーキテクチャから見える物理レジスタ。物理レジスタの実際の個数は単なる設計事項である。物理レジスタはレジスタファイル内で実現されると仮定している。

仮想レジスタ(VR):命令中で指定されるレジスタ番号である。VR番号はPR番号と同じであってよいし、あるいはVRを修正して、対応するPRのアドレスを決定してもよい(以下で説明する)。

スタティックレジスタ: グローバルレジスタ(Grobal Registers)とも称され、スタック操作あるいは循環に関与しないレジスタである。言い換えれば、これらレジスタのは、間接操作なしで、シラブル(syllable)で提供されるレジスタアドレスを使用して直接アクセスされる。以下の実施例では、VRアドレス0から31は、スタティックレジスタであるPR0から31にアクセスするために修正なしに使用される。

循環レジスタ(Rotating Registers): これらのレジスタ はソフトウエアパイプライン化に関与するための、プロシージャにより割り当てられたレジスタであり、循環レジスタベースRRB(Rotating Register Base)からのオフセットとしてアクセスされる。どのプロシージャも、いかなる時でも物理レジスタの個数によりほぼ制限される任意の個数の循環レジスタにアクセスできる。循環レジスタはリングとしてアドレスされる。

スタックレジスタ:スタック操作及び循環に関与するレジスタのプールである。スタックレジスタをアクセスするためのベースあるいは間接操作を指定するスタックポインタを使うことにより、スタックレジスタのプールはリングとして管理される。(従って、循環レジスタはリング内のリングとして管理される。)言い換えれば、もしVR(i)が物理的に実現されているスタックレジスタの中の最大のアドレスを有しているものに対応するならば、VR(i+1)は最小アドアドレスを有するスタックレジスタに対応する。以下に述べる実施例では、96個のスタックレジスタ(R32からR127)が存在する。循環レジスタはスタックレジスタのプールから抜き出される。VRs32から127は、ベースポインタ

50 により修正されて、対応するPRを決定する。

ローカルレジスタ(Local Registers):現プロシージャ からアクセス可能なスタックレジスタである。

【0022】上述の循環レジスタベース(RRB)に加 えて、好ましい実施例はスタックレジスタファイルの中 をポインティングする次のような追加の間接つまりベー スレジスタを維持する。(好ましくは、プロシージャは 次のベースレジスタの各々の2つのコピーを有する。そ の1つは固定小数点スタックであり、他方は浮動小数点 スタックである。)

有効レジスタ群の下限(底) BOV:レジスタスタック を介してアクセス可能なソフトウエアスタックの深さを マーキングするスタックポインタである。BOVを越え て割り当て処理を実行するとスタックのオーバフローを 招き、BOVを越えて割り当て解除処理を実行するとス タックのアンダフローを招く。以下で更に説明する。 ローカルレジスタ群の下限BOL:現プロシージャから アクセス可能なスタックレジスタ群の一方の端の境界を 示すスタックマーカである。現プロシージャの全てのス タックレジスタはBOLに関してアクセスされる。一般 に、Pがスタックレジスタの総数であり、i及びiが、 i < 3 2 の場合 j = i 、 i ≥ 3 2 の場合 j = [ (BOL +i-32) mod P] +32によって関連付けられ るとするとき、VRiはPRiにアクセスする(ここ で、PROからPR31はスタティックレジスタである と仮定している)。好ましい実施例において、BOLは デフォルトで最初のスタックレジスタ (PR32) を指 す。

ローカルレジスタ群の上限(頂上)TOL:現プロシー ジャからアクセス可能なレジスタ群の他端の境界を示す スタックマーカである。プロシージャがローカルエリア 内に存在しないレジスタ、すなわちBOL境界からTO L境界までの範囲の外にあるレジスタにアクセスしよう とすると例外を引き起こす。

ローカルレジスタ群の以前の上限OTOL:パラメータ レジスタの割り当ての行われる以前のTOLの値であ る。TOLとOTOLの間の一連のレジスタは割り当て られたパラメータレジスタである。

循環レジスタ群の下限BOR:循環にかかわるスタック レジスタ群の一端の境界を示すスタックマーカである。 循環レジスタ群の上限TOR:循環にかかわるスタック レジスタ群の他端の境界を示すスタックマーカである。 【0023】一般に、レジスタスタックにおける利益は スタックレジスタにだけあてはまり、コンパイラは依然 としてスタティックレジスタのための呼び出し元/呼び 出し先、セーブ/復元戦略を採り入れ続けねばならな い。全ての議論及び説明は固定小数点スタックと浮動小 数点スタックに等しく適用される。各スタックは自分自 身のベースレジスタセットを有する。固定小数点レジス タファイル及び浮動小数点レジスタファイルは各々別々

タックを詳細に述べる。

【0024】ローカル、パラメータ及び循環レジスタは 新たに定義された操作であるallocを実行すること により割り当てられまたは割り当て解除される。ローカ ルレジスタが割り当てられ/割り当て解除される場合に は、レジスタの割り当て及び割り当て解除により、TO L及びOTOLが修正される。TOL及びOTOLは割 り当て及び割り当て解除されるローカルレジスタの個数 だけインクリメント/デクリメントされる。 パラメータ レジスタの割り当て/割り当て解除により、TOLが修 正される。TOLは、以下の図3A-Iに示されるよう に、割り当て及び割り当て解除されるパラメータレジス タの個数だけインクリメント/デクリメントされる。レ ジスタの割り当て及び割り当て解除は、スタックがオー パフロー/アンダフローするときBOVにも影響を及ぼ すかもしれない。

12

【0025】循環レジスタの割り当て/割り当て解除に より、BOR、TOR、TOL、及びOTOLが修正さ れる。循環レジスタが割り当てられる際、BORはTO Lの内容にセットされる。TOL、OTOL及びTOR はTOLと割り当てられる循環レジスタの個数の合計に セットされる。循環レジスタの割り当て解除より、逆方 向の修正が行われる。上述した機構により、プログラム に影響を与えることなしに、例えば装置モデル毎に物理 レジスタの個数を変えることができる。

【0026】プロシージャ呼出し(すなわち、ブランチ アンドリンクの実行)の実行に当たって、各種のベース レジスタの現在の状態がパラメータレジスタ0にストア される。よってコンパイラは呼び出されたプロシージャ へ渡す/呼び出されたプロシージャから送られるパラメ ータの個数以外に、追加のパラメータレジスタを1個割 り当てなけらばならない。更にBOLはOTOLの値に セットされ、OTOLはTOLの値にセットされる。プ ロシージャからの復帰に当たっては、各種のベースレジ スタはパラメータレジスタ0にストアされた値に設定し なおされる。プロシージャからの復帰は、呼び出された プロシージャのローカルレジスタ及び循環レジスタの割 り当て解除を伴うので、スタックアンダーフローを招く ことがある。

【0027】割り当てを行っている際にTOLがBOV を越えようとするとき、スタックはオーバーフローした と言われる。全ての演算が、スタックに実装されている レジスタの個数を法として行われるということを想起さ れたい。あるいは、モジューロ加算(modulo-plus)機能 を使用して固定小数点レジスタアドレス空間を飛び越し てもよい。同様に、割り当て解除を行っている際にBO LがBOVを越えようとするとき、スタックはアンダー フローした言われる。オーバーフロー/アンダーフロー の発生はハードウエアで検出され、トラップハンドラが に制御される。本発明を説明するために、固定小数点ス 50 適切にスタックレジスタをソフトウエアスタックに追出

すために/ソフトウエアスタックからスタックレジスタ への復元を行うために呼び出される。

【0028】上述した機構により、スタックオーバーフ ロー及びアンダーフローを予期してレジスタスタックの 内容の流し出しまたそこへの充填をバックグラウンドで 行うハードウエア(ソフトウエア)を使用することがで きる。従って、従来の意味でのスタックオーバーフロー 及びアンダーフローは、後述するところの我々がレジス タ清浄化(register cleaning)と呼んでいる処理により 回避することができる。

【0029】割り当て処理操作は、例を使うことによっ て最も良く説明できる。プロシージャAでBOLが物理 レジスタ38をポインティングし、TOLが物理レジス タ47をポインティングすると仮定する。するとプロシ ージャ A は 1 0 個のローカルレジスタを有する。プロシ ージャBの呼び出しに先立って、プロシージャAは4個 のパラメータレジスタを割り当てる。これにより、OT OLが47にセットされ、TOLは51にセットされ る。ブランチアンドリンクが実行されるとき、これらの ベースレジスタの値がパラメータレジスタ0、すなわち 物理レジスタ48にパックされる(以下の制御レジスタ Aについての説明を参照)。更に、BOLは47にセッ トされる。呼び出されたプロシージャ (B) のローカル 空間の下限をOTOLに配置することにより、パラメー タレジスタは両者に共通となり、またこれらのレジスタ 部分はBのローカル領域の下限部となる。OTOL及び TOLは51にセットされる。プロシージャBに10個 のローカルレジスタを割り当てると仮定する。この場 合、TOL及びOTOLを60にセットする。プロシー 夫々初期値38、47、51にリセットされる。

【0030】ある実施例では、プロシージャBによりプ ロシージャAへ戻される値を物理レジスタ48から51 に入れることができる。その代わりに、復帰値をスタテ ィックレジスタに入れることもできる。これにより、復 帰後直ちにパラメータレジスタの割り当てを解除して次 のプロシージャ呼び出しのために利用できる。

【0031】プロシージャが呼び出されるとき1つのパ ラメータレジスタ (ここでは48) を使ってポインタ値 がストアされるということにも注意されたい。もっと具 体的に言えば、復帰情報は制御レジスタに記憶され(以 下で更に説明する)、コンパイラは、復帰前に、復帰情 報をローカルレジスタ領域にコピーし、また制御レジス タにストアすることが必要とされる。好ましくは、TO L及びOTOL値自体はセーブされないが、それらの値 を計算できるようにする代わりの値、公称上、以前の値 に対するオフセット、がセーブされる。オフセット値を 使用することによって、これらの値を任意のレジスタに 記憶できるようになる。かくして、レジスタを任意量だ け循環しても、上記機構は依然として正確に動作する。

他の実施例では、この目的のためにパラメータレジスタ を余分に割当てて、パラメータ引渡に使用できるレジス タの総数を呼び出し側のプロシージャにより割り当てら れた実際の数に等しくなるようにする。循環レジスタの 割り当て/割り当て解除は、同様の態様で動作する。

【0032】各レジスタスタックは、スタックオーバー フローの際にはレジスタがセーブされ、またスタックア ンダーフローの際にはレジスタが読み出される固有のソ フトウエアスタックを有する。従って、各レジスタスタ 10 ックはまさに適当なソフトウエアの先端部分を表す。

【0033】上述の方法を実現するに当たって、以下の 制御レジスタを提供するのが好都合である:

制御レジスタA:これは固定小数点スタック用の各種の ベースポインターBOV, BOL, TOL, BOR, T OR及びOTOLーを収容する。

制御レジスタB:これは浮動小数点用の別のベースポイ ンターBOV, BOL, TOL, BOR, TOR及びO TOLーを収容する。

制御レジスタC:これは固定小数点レジスタのためのレ 20 ジスタスタックをバックアップしているソフトウエアス タックのメモリアドレスを含む。

制御レジスタD:これは浮動小数点レジスタのためのレ ジスタスタックをバックアップしているソフトウエアス タックのメモリアドレスを含む。

プロシージャ呼び出しの実行の準備として、適当なべー スポインタがパラメータレジスタ0にストアされること を想起されたい。

【0034】図2に目を向けると、R0からR127ま での番号が付与されたレジスタセットについての論理ア ジャBから復帰すると、BOL、TOL及びOTOLは 30 ドレス空間モデルが示されている。スタティックレジス タ50 (R0からR31) は例えばグローバル値のため にリザーブされ、ローカルレジスタ割り当て機構には関 与しない。スタックレジスタR32からR127は参照 番号58により示される(この参照番号はアドレスでは ないことに注意)。このモデルにより示される仮想アド レスはソフトウエアプロシージャから見たレジスタスタ ックを示す。仮想アドレス(VR)は、以下に述べられ る物理レジスタファイルにアクセスするために実際のつ まり物理レジスタアドレス(PR)に変換される。初期 40 状態では、割り当てられていないアドレス空間60がレ ジスタスタック全体を構成している。

> 【0035】図3Aから図3Iは、呼び出された一連の プロシージャから見える仮想アドレス空間を示してい る。呼び出されたプロシージャは、各図の上部に書かれ たA、B、C、Dで示している。このモデルで方向 「上」、「下」、及び表記「上限」、「下限」は任意で ある。例えば、ローカルレジスタを「上限」、ここでは R127から下向きに割り当て、スタックの下限(VR 32) に到達したとき回り込みを行うこともできる。我 50 々は、R32から上向きに割り当てることによって本発

明を説明する方を選択した。動作の原理は、一貫性を保 つ限り同一である。

【0036】図3Aに目を向けると、第1のプロシージ ャAへの呼び出しを行った後の図2の論理アドレス空間 が示されている。 論理アドレス空間 (すなわち一連の仮 想レジスタ) 62はプロシージャAに対してローカルな ものとしてプロシージャAに割り当てられている。BO L (Bottom of Local) ポインタはプロシージャAのロー カル空間の下限を示し、TOL(Top of Local)はプロシ ージャAのローカルアドレス空間の上限を区切ってい る。BOV (Bottom of Valid)は、BOLの値に初期化 され、現在割り当てられている空間の範囲を区切ってい る。参照番号60は未だ割り当てられていない仮想レジ スタ(つまりアドレス空間)、すなわちTOLよりも上 の空間またはBOVよりも下の空間を示す。図3Bにお いて、プロシージャAは次に呼び出されるプロシージャ へのパラメータ引渡のためにパラメータ空間64を割り 当てる。パラメータ空間64はプロシージャAに割り当 てられているローカルアドレス空間をインクリメントす る。この様子は、それに合わせてTOLポインタがパラ メータ空間64の上限に上向きに調整されていることに 示されている。ポインタOTOLはパラメータレジスタ の割り当ての前のTOL値を示している。

【0037】プロシージャAは次にプロシージャBを呼 び出す。注意したように、ポインタ (制御レジスタA) は第1のパラメータレジスタにストアされる。図3Cを 参照すると、いつものように、プロシージャ Bは、BO Lポインタで表わされるように、スタックの下限(VR 33)で始まるローカル(仮想)アドレス空間を割り当 てる。プロシージャBのローカル空間の最初の部分は、 パラメータ空間64がプロシージャAとBに共通になる ように、プロシージャAのパラメータ引渡レジスタ64 にマッピングされる。呼び出されたプロシージャのロー カル空間は常にスタックの下限(BOL)で始まり、こ の空間はまた呼び出し側のプロシージャのパラメータ空 間で始まる。

【0038】従って、プロシージャ呼び出しは、パラメ ータ引渡空間 (例えば64) が下限側に向かうように仮 想レジスタスタックを押し込む、つまりプッシュダウン すると考えることができる。呼び出し側プロシージャの パラメータ空間(例えば62)は、図3Cのアドレス空 間の上限部分に回り込み、BOV (Bottom of Valid)ポ インタを調整することにより区切られている。プロシー ジャBも(純粋にローカルな)レジスタ66を更に割り 当て、TOLポインタにより区切っている。上と同様 に、残りの割り当てられずに残っているアドレス空間は 60によって示される。

【0039】図4Aから図4Iは、レジスタファイルの ような物理アドレス空間をモデル化している。この段階

間と物理アドレス空間の関係を質的に考慮することは役 に立つ。図4Aを参照すると、BOL及びBOVポイン タはレジスタファイルアドス空間の原点を示している。 これらは例えば物理アドレスOで良い。プロシージャA の仮想アドレス空間62(図3A)はTOLポインタで 区切られている物理アドレス空間102(図4A)に対 応する。図4Bはまた、プロシージャAにより割り当て られ、図3Bの仮想アドレス空間64に対応するパラメ ータ空間104も示している。参照番号100は物理ア 10 ドレス空間モデル中でに現在割り当てられていないアド レス空間を示している。一般に、図3Aから図3Iの参

照番号に40を加算すれば、夫々図4Aから図4Iの対

応する参照番号になる。

16

【0040】図4Cは、TOLポインタを調整すること により図3CのプロシージャBのローカルアドレス空間 66に対応するアドレス空間106が更に割り当てられ たことを示している。従って、呼び出されたプロシージ ャの仮想アドレス空間は常にレジスタスタックの下限か ら始まるが、物理レジスタファイル内ではこれに対応す るデータのリロケーションはないことが観察できる。リ ロケーションを実際に行う代わりに、図4Aから図4Ⅰ に示されるように、追加されるレジスタは、前に割り当 てられた物理アドレス空間に影響を与えることなしに呼 び出されたプロシージャにより必要に応じて割り当てら れる。次に、これ以上のプロシージャ呼び出しを考慮す るために図3Dを参照する。

【0041】プロシージャBは図3Dに示されるよう に、TOLポインタを調整することによりパラメータ引 渡アドレス空間70を割り当てる。プロシージャAと共 通のパラメータアドレス空間64を有する残りのローカ ルアドレス空間 6 6 は影響されない。図 3 D に示され、 BOVアドレスポインタによって表わされるプロシージ ャAのローカルアドレス空間62は、アドレス空間の上 限部にそのまま残っている。

【0042】図3Eを参照すると、プロシージャBは更 に別のプロシージャCを呼び出す。プロシージャCにつ いての論理アドレス空間は以下の部分で構成される:論 理アドレス空間の下限(BOL)で始まり、アドレス空 間70はプロシージャBと共通のパラメータ引渡空間で 40 ある。プロシージャCはTOLポインタで表わされるロ ーカルアドレス空間72を割り当てる。呼び出し側プロ シージャ(B)のローカルアドレス空間64,66は、 プッシュダウンされ、図3Eのモデルの上限部分に回り 込んむ。プロシージャAローカル空間62は現在の呼び 出しに適応するためにプッシュダウンされ、またBOV がそれに従って動かされる。言い換えれば、レジスタス タックは論理的に循環する。いつものように、残りの割 り当てられていないアドレス空間は60で示される。

【0043】図4D及び図4Eは夫々図3D及び図3E で、図3Aから図3lにモデル化された仮想アドレス空 50 でモデル化された論理アドレス空間に対応する物理アド

30

レス空間を示している。図4Dを参照すると、パラメー タ引渡空間110は、図3DでプロシージャBにより割 り当てられた仮想パラメータ空間70に対応する。同様・ に、図4Eのローカルアドレス空間112は、図3Eで プロシージャCにより割り当てられた仮想ローカルアド レス空間72に対応する。

【0044】ここで図3Fを参照すると、プロシージャ Cは前に割り当てられたローカル空間72に加えて循環 レジスタアドレス空間74を割り当てる。TOL(及び TOR; 図3 G参照) ポインタは循環レジスタ空間の上 限を示し、BORは循環レジスタ空間の下限を示してい る。仮想アドレス空間 62, 64 及び 66 は影響されな い。図4Fは、BOR及びTOLで境界付けられる物理 アドレス空間114の対応する割り当てを示している。 循環レジスタの個数は、ソフトウエアのパイプライン化 されたループの特性に応じて変えられる。プロシージャ が現在利用可能なアドレス空間を越える循環レジスタ空 間を割り当てようとする場合のみ、レジスタオーバーフ ローが起こる。この場合については、以下に述べられ る。

【0045】次に、図3Gを参照すると、他のプロシー ジャの呼び出しを見越してプロシージャCは循環レジス タ空間74の上限の上にパラメータ引渡空間76を割り 当てる。パラメータ空間を区切るためにTOLを調整す る。論理アドレス空間60はまだ割り当てられていない レジスタである。図4Gは、プロシージャCが他のプロ シージャにパラメータを通すための物理アドレス空間1 16の対応する割り当てを示している。

【0046】図3Hはもう1つのプロシージャDがプロ シージャCにより呼び出された後の仮想アドレス空間モ デルを示している。前にプロシージャ Cにより割り当て られたパラメータ空間76は、いつものように、プロシ ージャDのローカルアドレス空間の下限に現れている。 更に、プロシージャDはTOLポインタを調整すること によりローカルアドレス空間78を割り当てる。呼び出 しプロシージャ、すなわちプロシージャC、についてロ ーカルなアドレス空間(共通パラメータ引渡空間76を 除く)は、図3Hの70、72及び74で示されるよう に、プッシュダウンされ、モデルの上限部に回り込んで いる。プロシージャBについてローカルなアドレス空間 66及び64はこれに従ってプッシュダウンされる。同 様に、プロシージャAのローカル空間62は、スタック 上で更にプッシュダウンされ、未だ以って割り当てられ ていないアドレス空間60を残して、BOV (Bottom of Valid)ポインタにより区切られる。図4Hは、プロシ ージャDがローカルレジスタとして使用する物理アドレ ス空間118の対応する割り当てを示す。

【0047】プロシージャDは次に、図3Hの60によ り示される利用可能なアドレス空間を越えて循環レジス タ空間を割り当てようとする。これはレジスタオーバー 50 にコピーする。この機構は次にTOCをインクリメント

フロー条件を引き起こす。その結果、BOVポインタの 上方にあるメモリ空間の部分がメモリ(図示せず)にセ

ープされる。セープされる部分は論理アドレス空間62 と64及び66の一部分を含む。BOVポインタはオー バーフローセーブ操作の結果繰り上がり、これにより空 いている空間を追加する。この結果の割り当てられてい ないアドレス空間60は、プロシージャDの循環レジス

18

タの要求に合致するよりも大きい。この結果は図3 [ に 示されており、ここで80はプロシージャDの循環レジ スタ空間を示している。

【0048】図3Iを参照すると、プロシージャDはB OR及びTOLポインタで区切られている循環レジスタ アドレス空間80を割り当てし終わっている。この場 合、必要最小限の空間より幾分大きいものがメモリにセ ープされている。その結果、割り当てられていない部分 60が残っている。これは単に最小限の今すぐに必要と いうのではなく、予め定められた個数のアドレスを動か すようにオーバーフローセーブ機構を構成していること から起こる。上述のセーブ操作によってリロケーション されたアドレスの個数は、好ましくは従属ハードウエア で効率よく実現できるように選択される。この結果現れ るヒステリシスは、使用時に必要になるメモリ参照の回 数を減少させ得る。他の実施例では、保留されている割 り当てを調整するために十分なアドレス空間のみをセー ブする。レジスタオーバーフロー及びセーブ後であっ て、所要の循環レジスタを割り当てた後の物理アドレス モデルは図4 I に示される。ここで120はプロシージ ヤDの循環レジスタ空間を示している。

【0049】レジスタオーバーフローセーブ及び復元機 構の詳細は知られている。しかし、本発明の他の側面 は、完全にレジスタオーバーフローを回避するための、 仮想アドレスレジスタシステムとともに作動する「清浄 化(cleaning)」機構にある。「清浄な(clean)」レジス タは、メモリ内容の正確なコピーを有するレジスタとし て定義される。逆に、「汚染した(dirty)」レジスタは メモリ内容の信頼できるコピーを持っていない。汚染し たレジスタは恐らくは有効なものである。すなわち、お そらく現在割り当てられている。清浄なレジスタ空間は BOC (Bottom of Clean)及びTOC (Top of Clean)ポイ ンタで表わされている。BOCは本質的にはBOVと同 40 じである。初期状態では、定義により、レジスタ内容が メモリにコピーされるまでは清浄なレジスタが存在しな いので、TOCはBOCに等しい。レジスタの清浄化は パックグラウンドにおいてトランスペアレントに、すな わちもしそうでなければ遊んでしまうプロセッササイク ルを「盗む」ことにより実行される。

【0050】TOCがBOLより小さいとき、あるレジ スタはメモリをまだ更新していない。レジスタ清浄化機 構は次のレジスタ、すなわちTOC+1での値をメモリ

し、その結果、TOCは常に先頭の清浄なレジスタをポインティングする。一般にローカルレジスタは頻繁に汚染されるので、無視することができる。そこでBOLまでしか清浄化しないことが好ましい。清浄化操作はソフトウエアからはトランスペアレントであり、ここで説明するレジスタ割り当て/割り当て解除方法及び装置とは独立である。

独立である。 【0051】レジスタファイルポートアクセス回路 ケース1:スタティックレジスタアクセス 図5は本発明に関するレジスタファイルポートアクセス 10 回路140のブロック図を示している。物理レジスタ、 例えば128個のレジスタは、レジスタファイル144 のような一連のハードウエアレジスタファイル中に提供 される。図5に示されるタイプのアクセス回路が各レジ スタファイルポートに対して提供される。回路機能の1 つは、例えばソフトウエアプロシージャにより提供され るアドレスである論理アドレスRを、レジスタファイル にアクセスするための対応する物理レジスタアドレスに マッピングすることである。回路140において、論理 レジスタアドレスRがライン142上に入力され、マル チプレクサ146への3つの入力の1つに結合される。 【0052】コンパレータ150は、Rの値を具体的な アプリケーション中でのグローバルつまりスタティック レジスタの個数(この例では32)に等しい定数と比較 し、この論理アドレスがスタティックレジスタの範囲の 中に入るかどうか(つまり、R < 32かどうか)を判定 する。もしRが32より小さいときは、提示されたアド レスがスタティックレジスタの範囲内にあり、コンパレ ータ150からの出力はマルチプレクサ制御ライン15 2をアサートして、MUX146が物理アドレスとして レジスタファイルに入力するものとして値R自体を選択 するようにする。言い換えれば、Rはスタティックレジ スタについては修正されない。上述のように、スタティ ックレジスタはスタックレジスタ操作には関与しない。 【0053】ケース2:レジスタスタックアクセス もしRが32以上(かつqupまたはpdnがアサート されていない)ならば、Rは有効なレジスタスタック仮 想アドレスであり、物理レジスタアドレスにマッピング されなければならない。さしあたり、循環レジスタが現 プロシージャに割り当てられていないと仮定する。この 場合、モジューロ加算を行う加算器(modulo-plus adde r) 154の出力はMUX146を介してレジスタファイ ル144に供給される物理アドレスとして選択される。 モジューロ加算を行う加算器154は、物理レジスタア ドレスを決定するためにモジューロ演算を使用して、論 理アドレスRをローカルリロケーション項 ("lre 1")、つまりオフセットと結合する。リロケーション の加算は、スタック内に物理的に実装されているレジス タ数についての法を取って実行される。ローカルリロケ

ジスタの個数)に等しい。 1 r e l は任意であり、予め 定められたリロケーションオフセット量またはブロック サイズに限定されない、ということに注意されたい。こ のように、所与のプロシージャにより割り当てられた個 数丁度のレジスタが使用される。逆に、復帰に当たって は、丁度同じ個数のレジスタが割り当て解除される。

20

【0054】説明のため、ハードウエアレジスタの総数が128個で、レジスタ0から31が固定されたレジスタであり、レジスタスタックが96個のレジスタを備えていると仮定する。次に、仮想スタックアドレスR=44及びBOL=40であると仮定する。すると、

Rと (BOL-32) をモジューロ加算したもの= (4 4+8) mod 96=52

である。この例では、モデューロ加算による回り込み (ラップアラウンド) は起こらない。しかし、もしBOL=90なら、

Rと(BOL-32)のモジューロ加算=(44+58 (つまり102)) mod 96=6

【0055】ケース3:レジスタ復元及び清浄化レジスタファイルポートアクセス回路140はまた、レジスタ復元及びレジスタ「清浄化」(register cleaning)のためにアクセスができるようにする。制御信号qupは、すでに上書きされているがレジスタファイル内で再度有効(valid)にしなければならないレジスタを復元するためにメインメモリから読み出すことを指示する。この制御信号は、もっと多くの有効なレジスタを提供するためにスタックアンダーフローにともなって使用される。qupがアサートされると、この信号はMUX146を制御して、レジスタファイルをアクセスするためのアドレスとしてQUPを選択する。QUPは復元されるべき次のレジスタのアドレス、すなわちBOV-1である。

【0056】QUPはローカル空間の外側を清浄にするための次のレジスタのアドレスである。これは次の使用可能な、つまり有効ではないレジスタである。よって、QUPアドレスは単にTOL+1である。メインメモリの内容はレジスタファイルのこのアドレスにコピーされ、定義によりそのレジスタを清浄にする。TOCは常に清浄な空間の上限をポインティングするようにインクリメントされる。

1")、つまりオフセットと結合する。リロケーション 【0057】制御信号qdnはメインメモリにその内容 の加算は、スタック内に物理的に実装されているレジス をコピー(書き込み)することによりレジスタを清浄に することを指示する。qdnがアサートされると、それ ーション項1re1は、(BOL位) —(固定されたレ 50 はQDNをレジスタファイルをアクセスするためのアド

レスとして選択するようにMUXを制御する。QDNは清浄にすべき次のレジスタのアドレス、すなわちTOC+1である。レジスタ清浄化機構はこのレジスタの内容をメインメモリにコピーする。この機構は次にTOCをインクリメントし、TOCが清浄なレジスタ群のうちの上限にあるものを常にポインティングするようにする。【0058】QUP及びQDNは互いに排他的である。ポートはこれらの中の一方または他方の何れかを備えるが、両方ということはない。QUPはレジスタファイル内のストアポートで実現され、常にメモリからの読み出しポートで実現され、常にメモリへの書き込みを行う。図5及び図6中の"QUPまたはQDN"という表記法は、図面を増やさずにこの相互の排他性を伝えようとするものである。

【0059】循環レジスタ実装付きのレジスタファイルポートアクセス

図6において、レジスタファイルポートアクセス回路160がプロックの形態で示されている。図6の回路160は図5の回路140と共通のいくつかの素子を備えて20いる。ここで同じ様な参照番号は共通の回路素子を示す。共通の特徴の記載は省略する。図6はレジスタスタック内で循環レジスタを実現するための追加の回路素子を含んでいる。以前と同様に、論理アドレスRは入力ノード142に提供される。コンパレータ164は論理アドレスRとBOR(Bottom of Rotating)ポインタを比較する。別のコンパレータ166はRとTORポインタを比較する。RがBORより大きく、TORより小さいときは、論理アドレスは循環レジスタとして現プロシージャに割り当てられたレジスタを指している。30

【0060】物理アドレス「はRに循環リロケーション項(rotating relocation term) r relを加算したものに等しい。循環リロケーション項 r relは、循環レジスタ内で回り込みが起きないと仮定すると、循環レジスタセット内の循環を考慮に入れれば、ローカルリロケーション項 l relに循環レジスタベース値(RRB)を加算したものに等しい。従って、

r = R + 1 r e 1 + R R B

となる。しかし、循環レジスタ内で回り込みが起これ ば、

r = R + 1 r e 1 + R R B - (T O R - B O R)となる。

【0061】ここでTOR-BORは循環レジスタセットの大きさを与える。アクセス回路160で、Rは加算器170でrrelに加算され(前述のモデューロ加算演算を使用)、その結果はMUX162に与えられる。 lrel及びRRBはRよりも前にわかるので、リロケーション項rrelを前以って計算しておくことができる。回り込みが起こる場合、別のリロケーション項rrel#がモジューロ加算器172でRに加算され、その 50 結果がMUX162に与えられる。ここで、rrel#はlrel+RRBー(TOR-BOR)に等しい。rとしてMUX162で選択される値は、以下のように決定される。何も手を打たないと論理アドレスが循環レジスタの境界を超えてしまう場合に循環レジスタ内で回り込みが起こる。従って、問題は、

R - B O R + R R B > T O R - B O R

かどうか? ということである。代数学から、このテストはR>TOR-RRBかどうか? というテストと等価である。これは、RとTOR-RRBとを比較する、図6のコンパレータ168により判定される。その判定結果が真であれば、コンパレータ168は物理アドレス「としてモデューロプラス加算器172の出力を選択するようにMUX162を制御する。結果が偽であれば、循環レジスタは回り込まなかったのであり、コンパレータ168は物理アドレス「としてモデューロプラス加算器170の出力を選択するようにMUX162を制御する。

【0062】種々の回路は回路140または160の所要機能を達成するために工夫される。例えば、清浄なアドレスという特徴はあるアプリケーションでは実現されるが他のアプリケーションでは実現されない。あるアプリケーションは従属(subject)スタック内の循環レジスタを提供しないが、このようなアプリケーションでは図5のような回路で十分である。他のアプリケーションでは、循環オフセットRRBを他の場所で計算し、必要に応じて結果を加算器170に提供してよい。夫々の実現形態の、性能上のトレードオフを持ちやすい具体的内容は、本明細書を読んだ当業者には自明であろう。レジスタファイルポートアドレッシングがクリティカルパスであるアプリーケーションでは、例えば高速の並列ハードウエアが提案される。

【0063】図7は本発明を実現するためのレジスタフ ァイルシステムの一例を概略的に示すブロック図であ る。qup/pdn, TOR, BOR, RRB, QUP /QDN, Irel, rrel及びrrel#が付され た一連のレジスタは、対応するポインタ値を維持するた めに提供される。これらのレジスタは、所要のポインタ 値を、上述したレジスタファイルポートアクセス回路1 40 60のような再マッピング回路に供給するためにバス1 76を介して結合されている。レジスタファイル144 内で使用される各レジスタファイルポート毎に、このよ うな再マッピング回路が1つ提供される。この一般的な 構成の種々の変形は、前述の目的及び動作を見れば、熟 達したハードウエア設計者には明らかであろう。例え ば、複数のポインタ値をもっと少ないレジスタ内に収め てもよい。選択された途中の値または途中のアトレス を、性能を最適化するために前以って計算しておいても よい。種種の作業のハードウエアとソフトウエア(マイ クロコードを含む)への振り分けのような他の変形は、

特定の実現形態についての設計上のトレードオフと適応 の問題であり、これらは皆上記実施例と等価であると考 えられる。

【0064】本発明の好ましい実施例で発明の原理を図示、説明したが、本発明はその原理から逸脱することなく配置及び細部を修正できることは当業者には明らかである。本願特許請求の範囲の精神及び範囲内で得られる全ての修正を本願の技術的範囲である。

#### [0065]

【効果】以上詳細に説明したように、本発明によればレジスタを有効に活用でき、プロシージャ呼出し/復帰に伴うレジスタセーブ/復元のためのメモリアクセスを最小化することができる方法及び装置が提供される。

#### 【図面の簡単な説明】

【図1】レジスタウインドウを示す概念図。

【図2】一連のレジスタの論理アドレス空間モデルを示す図。

【図3A】本発明の操作を示す図2のレジスタセットの 論理アドレス空間モデルを示す図。

【図3B】本発明の操作を示す図2のレジスタセットの 20 論理アドレス空間モデルを示す図。

【図3C】本発明の操作を示す図2のレジスタセットの 論理アドレス空間モデルを示す図。

【図3D】本発明の操作を示す図2のレジスタセットの 論理アドレス空間モデルを示す図。

【図3E】本発明の操作を示す図2のレジスタセットの 論理アドレス空間モデルを示す図。

【図3F】本発明の操作を示す図2のレジスタセットの 論理アドレス空間モデルを示す図。

【図3G】本発明の操作を示す図2のレジスタセットの 30 論理アドレス空間モデルを示す図。

【図3H】本発明の操作を示す図2のレジスタセットの 論理アドレス空間モデルを示す図。

【図3 I 】本発明の操作を示す図2のレジスタセットの 論理アドレス空間モデルを示す図。

【図4A】図3Aの論理アドレス空間モデルに対応する

物理アドレス空間モデルを示す図。

【図4B】図3Bの論理アドレス空間モデルに対応する物理アドレス空間モデルを示す図。

24

【図4C】図3Cの論理アドレス空間モデルに対応する物理アドレス空間モデルを示す図。

【図4D】図3Dの論理アドレス空間モデルに対応する物理アドレス空間モデルを示す図。

【図4E】図3Eの論理アドレス空間モデルに対応する物理アドレス空間モデルを示す図。

10 【図4F】図3Fの論理アドレス空間モデルに対応する 物理アドレス空間モデルを示す図。

【図4G】図3Gの論理アドレス空間モデルに対応する物理アドレス空間モデルを示す図。

【図4H】図3Hの論理アドレス空間モデルに対応する物理アドレス空間モデルを示す図。

【図4 I 】図3 I の論理アドレス空間モデルに対応する物理アドレス空間モデルを示す図。

【図5】本発明の一実施例を実現するレジスタファイルポートアクセス回路を示すハードウエアブロック図。

0 【図6】本発明の、レジスタスタック内に循環レジスタを有する他の実施例を実現するレジスタファイルポートアクセス回路を示すハードウエアプロック図。

【図7】本発明を実現するレジスタファイルシステムの 一例を示すハードウエアブロック図。

#### 【符号の説明】

BOV, BOL, TOL, OTOL, BOR, TOR: ベースレジスタ

50:スタティックレジスタ

60:割り当てられていないアドレス空間

0 140, 160:レジスタファイルポートアクセス回路

144:レジスタファイル

146:マルチプレクサ

150, 164, 166, 168:コンパレータ

152:マルチプレクサ制御ライン

154, 170, 172:加算器

【図4A】


BOL

BOV


TOL




【図4B】





[図4C]




【図4D】









フロントページの続き

(72)発明者 ロバート・エム・イングリッシュ アメリカ合衆国カリフォルニア州メンロ ー・パーク、イースト・クリーク・プレイ ス 4 (72)発明者 ラジブ・グプタ

アメリカ合衆国カリフォルニア州ロス・アルトス、エコー・ドライブ 1052

(72)発明者 渡邊 坦

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所 システム開発研究所内

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分

【発行日】平成14年7月19日(2002.7.19)

【公開番号】特開平7-281897

【公開日】平成7年10月27日(1995.10.27)

【年通号数】公開特許公報7-2819

【出願番号】特願平7-108056

【国際特許分類第7版】

G06F 9/42 330

9/46 313

[FI]

G06F 9/42 330 R

9/46 313 B

#### 【手続補正書】

【提出日】平成14年3月19日(2002.3.19)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】コンパイラの介在なしに、デジタルコンピュータにおいてプロシージャにレジスタを動的に割り当てる方法であって、

複数のスタックレジスタを有する論理レジスタスタック を定義するステップと、

前記論理レジスタスタックを物理レジスタセットにマッピングするためのオフセットを定義するために、ローカルリロケーション項(1 r e 1)を初期化するステップレ

第1のスタックポインタ値(TOL)を初期化することにより、第1のプロシージャによって指定される任意の数のスタックレジスタをローカルレジスタとして該第1のプロシージャに割り当てて、前記論理レジスタスタックにおいて該ローカルレジスタの範囲を区切るステップと、

第1の循環レジスタポインタ値(BOR)および第2の循環レジスタポインタ値(TOR)を、前記第1のスタックポインタ値(TOL)に初期化するステップと、前記第1のプロシージャによって循環レジスタとして指定されたレジスタの任意の数だけ、前記第2の循環レジスタポインタ値(TOR)および前記第1のスタックポインタ値(TOL)をインクリメントすることにより、レジスタを、循環レジスタとして前記第1のプロシージャに割り当てるステップと、

前記第1のプロシージャから復帰するに先立って、前記 第2の循環レジスタポインタ値(TOR)および前記第 1のスタックポインタ値(TOL)を、該第1のプロシージャの循環レジスタの数だけデクリメントすることにより、該循環レジスタの割り当てを解除するステップと、

前記第1のプロシージャの実行中のレジスタアクセス操作に関連して、前記ローカルリロケーション項(1 r e 1) に応答して物理アドレス(r) を求めることにより、ローカルレジスタのそれぞれの論理レジスタアドレス(R) を、前記物理レジスタにマッピングするステップと、を含み、

前記物理レジスタにマッピングするステップは、

- (a) 前記論理レジスタアドレス(R) がスタティックレジスタの範囲内にあるならば、該論理レジスタアドレス(R) に等しくなるよう前記物理アドレスをセットし、
- (b) 前記論理レジスタアドレス(R) が前記スタティックレジスタの範囲内になく、かつ該論理レジスタが循環レジスタでないならば、前記論理レジスタ(R) および前記ローカルリロケーション項(1 rel) を、前記任意の数のスタックレジスタを法とし、前記スタティックレジスタの範囲だけオフセットされたモジューロ加算を実行することで、前記物理アドレスをセットし、
- (c)前記論理レジスタアドレス(R)がスタティックレジスタの範囲内になく、かつ前記論理レジスタが循環レジスタならば、前記論理レジスタアドレス(R)が、前記TORおよびBORによって定義される循環レジスタの範囲内にあるかどうかを判断し、

(c-1)前記論理アドレスRが前記循環レジスタの範囲内にあるならば、前記論理レジスタアドレス(R)および循環リロケーション項(rrel)のモジューロ加算したものに前記物理アドレスをセットし、該循環リロケーション項(rrel)は、循環レジスタベース値(RRB)に前記ローカルリロケーション項(1rel)を加算したものに等しく、

(c-2) 前記論理レジスタアドレス(R) が前記循環レジスタの範囲内にないならば、前記論理レジスタアドレス(R) および別の循環リロケーション項(#rrel)のモジューロ加算したものに前記物理アドレスをセットし、該別の循環リロケーション項(#rrel)は、前記循環レジスタベース値(RRB)から前記循環レジスタの範囲を差し引いたものを前記ローカルリロケーション項(1rel)に加算したものに等しい、プロシージャにレジスタを動的に割り当てる方法。

【請求項2】前記第1のスタックポインタ値(TOL)をストアして、第2のスタックポインタ値(OTOL)を形成するステップと、

前記第1のスタックポインタ値(TOL)をインクリメントすることにより、前記第1のプロシージャによって指定される任意の数の追加スタックレジスタを、パラメータ引き渡しレジスタとして該第1のプロシージャに割り当てて、該パラメータ引き渡しレジスタを含むようにするステップと、

呼び出されたプロシージャが参照するために、前記割り 当てられたパラメータ引き渡しレジスタに少なくとも1 つのパラメータをストアするステップと、をさらに含 み、

前記少なくとも1つのパラメータをストアする前記ステップは、前記ローカルリロケーション項に応答して、前記パラメータ引き渡しレジスタを前記物理レジスタセットにマッピングすることを含む、請求項1に記載のプロシージャにレジスタを動的に割り当てる方法。

【請求項3】第2のプロシージャを呼び出すステップ と、

前記第1のプロシージャのパラメータ引き渡しレジスタを有する初期ローカルレジスタスペースを前記第2のプロシージャに割り当て、該レジスタにストアされた前記少なくとも1つのパラメータを、メモリ参照なしに前記第2のプロシージャに利用可能なようにするステップと、

前記スタックポインタ値をインクリメントすることにより、前記第2のプロシージャによって指定される任意の数の追加のスタックレジスタを、ローカルレジスタとして該第2のプロシージャに割り当て、前記第1のプロシージャのローカルレジスタの内容をはじめにメモリにセーブすることなしに、該第2のプロシージャのローカルレジスタを含むようにするステップと、

前記第2のプロシージャから復帰する時、ローカルレジスタの数だけ前記スタックポインタ値をデクリメントすることによって、該ローカルレジスタの割り当てを解除し、これによって、ローカルレジスタの内容をセーブおよび復元することなく、該第2のプロシージャを呼び出し、またそこから復帰するステップと、

をさらに含む、請求項2に記載のプロシージャにレジスタを動的に割り当てる方法。

【請求項4】前記第2のプロシージャを呼び出す時、前記第1および第2のスタックポインタ値(TOL、OTOL)をストアして、該第2のプロシージャから復帰する際に参照するためのストアされた値を形成するステップをさらに含み、

前記割り当てを解除するステップは、前記第1および第2のスタックポインタ値を前記ストアされた値にリセットすることを含む、請求項3に記載のプロシージャにレジスタを動的に割り当てる方法。

【請求項5】追加のパラメータレジスタを前記第1のプロシージャに割り当てるステップをさらに含み、

前記第1および第2のスタックポインタ値をストアする前記ステップは、前記第2のプロシージャからの復帰の際に参照するために、スタックポインタオフセット値を前記追加のパラメータレジスタにストアすることを含む、請求項4に記載のプロシージャにレジスタを動的に割り当てる方法。

【請求項6】前記割り当てを解除するステップは、前記追加のパラメータレジスタにストアされた前記スタックポインタオフセット値からスタックポインタ値を計算し、該計算された値に、前記スタックポインタ値をリセットすることを含む、請求項5に記載のプロシージャにレジスタを動的に割り当てる方法。

【請求項7】前記第2のプロシージャにおいて、前記第1のプロシージャのパラメータ引き渡しレジスタのうちの選択された一つに、計算された値をストアすることによって、該計算された値を前記第1のプロシージャに返すステップをさらに含む、請求項3に記載のプロシージャにレジスタを動的に割り当てる方法。

【請求項8】スタティックレジスタセットを提供し、前記第2のプロシージャにおいて、該スタティックレジスタの選択された一つに、計算された値をストアすることによって、該計算された値を前記第1のプロシージャに返すステップをさらに含み、

これにより、前記パラメータレジスタが、次のプロシージャ呼び出しに即座に利用可能なようにする、請求項3 に記載のプロシージャにレジスタを動的に割り当てる方法。

【請求項9】レジスタファイルポートをアクセスする物理アドレスを提供するためのレジスタファイルポートアクセス装置であって、

現プロシージャから仮想アドレス(R)を受け取る入力 手段と、

前記仮想アドレス(R)を予め決められた定数と比較して、該仮想アドレスがスタックレジスタのスタティックレジスタを示すかどうかを判断する第1のコンパレータ手段と、

前記仮想アドレスをローカルリロケーション項(lrel)に加算して、第1の物理アドレスを形成する手段と、

前記仮想アドレスおよび前記第1の物理アドレス(r) のうちの一つを選択して、該選択されたアドレスを前記 レジスタファイルポートに接続する第1のマルチプレク サ手段と、

前記第1のマルチプレクサ手段に結合され、前記仮想アドレスがスタックレジスタを示すならば前記第1の物理アドレスを選択し、前記仮想アドレスがスタティックレジスタを示すならば該仮想アドレスを選択し、これにより、スタックレジスタ参照を、前記現プロシージャに割り当てられた物理レジスタアドレスに振り替える制御手段と、

前記仮想アドレス(R)を第1および第2の循環レジスタポインタ値(BOR, TOR)と比較し、該仮想アドレスが、前記現プロシージャに循環レジスタとして割り当てられたレジスタを示すかどうかを判断する第2のコンパレータ手段と、

前記仮想アドレス(R)を第1の循環リロケーション項 (rrel)に加算して、第1の物理アドレスを形成す る手段と、

前記仮想アドレス(R)を第2の循環リロケーション項 (rrel#)に加算して、第2の物理アドレスを形成 する手段と、

前記第1 および第2の物理アドレスのうちの一つを選択し、該選択されたアドレスを、前記レジスタファイルポートアドレス端子に結合する第2のマルチプレクサ手段と、

前記第2のマルチプレクサ手段を制御して、前記仮想アドレス(R)が、前記循環レジスタセット内の回り込みを示さなければ前記第1の物理アドレスを選択し、前記仮想アドレスが前記循環レジスタ内の回り込みを示すならば前記第2の物理アドレスを選択する制御手段と、を備え、

前記第1の循環リロケーション項(rrel)は、前記ローカルリロケーション項(lrel)に前記循環レジスタのベース値(RRB)を加算したものに等しく、前記第2の循環リロケーション項(rrel#)は、前記循環レジスタベース値(RRB)から前記循環レジスタセットのサイズを差し引いたものを、前記ローカルリロケーション項(lrel)に加算したものに等しく、これにより、前記循環レジスタセット内の回り込みを調整する、

レジスタファイルポートアクセス装置。

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

	☐ BLACK BORDERS
,	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
•	FADED TEXT OR DRAWING
	☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
	☐ SKEWED/SLANTED IMAGES
	COLOR OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
/	LINES OR MARKS ON ORIGINAL DOCUMENT
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	□ OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.